PAT-NO:

JP410189884A

DOCUMENT-IDENTIFIER: JP 10189884 A

TITLE:

LOW POWER-CONSUMPTION TYPE SEMICONDUCTOR

INTEGRATED

**CIRCUIT** 

**PUBN-DATE**:

July 21, 1998

**INVENTOR-INFORMATION: NAME** MIYAMOTO, MASABUMI TONOMURA, MOTONOBU HANAWA, MAKOTO SEKI, KOICHI

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

HITACHI LTD

N/A

APPL-NO:

JP10005376

APPL-DATE:

January 14, 1998

INT-CL (IPC): H01L027/04, H01L021/822, G06F001/04, H01L021/8234, H01L027/06 , H01L021/8238, H01L027/092, H03K019/094

# ABSTRACT:

PROBLEM TO BE SOLVED: To carry out high-speed operation even at low power-supply voltage, and to reduce power consumption by a leakage current at the time of a standby mode by lowering a threshold value at the time of operation and elevating the threshold value at the time of the standby mode.

SOLUTION: A principal section is composed of a microprocessor-unit(MPU) 1, substrate bias circuits 2-1, 2-2 and a clock control circuit 3. The substrate bias circuits 2-1, 2-2 are stopped, MOS transistors MP, MN for the MPU 1 are set at low threshold values, a clock CKm at a high speed is supplied, and

high-speed operation at low power-supply voltage is carried out at the time of operation. The clock CKm fed to the clock control circuit is stopped, while the substrate bias circuits 2-1, 2-2 are operated, and the threshold values of the MOS transistors MP, MN are elevated at the time of a standby mode. Sub-threshold characteristic is improved by increasing the threshold values, thereby reducing a leakage current and power consumption.

COPYRIGHT: (C)1998,JPO

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出數公開番号

# 特開平10-189884

(43)公開日 平成10年(1998)7月21日

(51) Int.CL*		識別記号		ΡI					
H01L	27/04			H0:	1 L	27/04		G	
	21/822			G 0	6 F	1/04		301C	
G06F	1/04	301		H0	1 L	27/06		102F	
H01L	21/8234					27/08		321K	
	27/06			H0:	3 K	19/094		D	
			審查請求	未請求	計划	で項の数(	OL	(全 7 頁)	最終頁に続く
(21)出版番号 特顯平1		<b>特顯平</b> 10-5376		(71) 出題人 000005108					
(62)分割の表示		特膜平3-269248の分割		株式会社日立製作所					
(22)出黨日		平成3年(1991)10月17日				東京	<b>多千代田</b>	区神田職河台	四丁目6番地
				(72)	発明	首 古本	正文		
						東京	<b>第国分寺</b>	市東恋ケ艦1	丁目280番地株
						式会	姓日立製	作所中央研究	所内
				(72)	発明	者 外村	元伸		
						東京	都国分寺	市東恋ケ程1	丁目280番地株
		•				式会	社日立製	作所中央研究	所内
•				(72)	発明	者 花輪	誠		
						東京	<b>学</b> 公国通	市東恋ケ韓1	丁目280番地株
						式会	社日立製	作所中央研究	所内
				(74)	代理	人)分理	土 小川	勝男	
									最終頁に続く


# (54) 【発明の名称】 低消費電力型半導体集積回路

## (57)【要約】

【目的】 本発明の目的は、低電源電圧で高速で動作 し、なおかつ動作を停止した特機モード時の消費電流が 少ない半導体集積回路を提供することである。

【構成】 MOS型回路を用いた半導体集積回路においてMOSトランジスタのしきい値を低く設定して低電源電圧における高速動作を可能にし、待機モード時にはプログラム命令あるいは外部信号により基板バイアスを印加することによりしきい値を上昇させ、クロックの供給も停止してリーク電流を減少させる。

【効果】 本発明によれば、低電源電圧での高速動作と 特機モード時の低消費電力性を両立させることができ る。



#### 【特許請求の範囲】

【請求項1】MOSトランジスタ回路と、該MOSトラ ンジスタ回路のMOSトランジスタのしきい値電圧を制 御する制御回路とを有し、第1動作モードでは上記制御 回路は上記MOSトランジスタ回路のMOSトランジス タのしきい値電圧を低く設定することにより上記MOS トランジスタ回路が高速動作を実行し、第2動作モード では上記制御回路は上記MOSトランジスタ回路のMO Sトランジスタのしきい値電圧を高く設定することによ り上記MOSトランジスタ回路が低消費電力化されるこ 10 とを特徴とする半導体集積回路。

【請求項2】上記第1動作モードと上記第2動作モード とでは上記制御回路から上記MOSトランジスタへ供給 される基板バイアスが異なることによってしきい値電圧 が設定されることを特徴とする請求項1記載の半導体集 積回路。

【請求項3】上記第1動作モードでは所定の周波数のク ロックを上記MOS回路に供給し、上記第2動作モード では上記所定の周波数より低い周波数を上記MOS回路

【請求項4】上記第1動作モードでは所定の周波数のク ロックを上記MOS回路に供給し、上記第2動作モード では上記MOS回路へのクロックの供給を停止すること を特徴とする請求項2記載の半導体集積回路。

【請求項5】上記MOS回路はマイクロプロセッサ・ユ ニットであることを特徴とする請求項1から請求項4ま でのいずれかに記載の半導体集積回路。

【請求項6】上記半導体集積回路の電源電圧供給端子は 電池に接続されてなり、上記MOS回路の電源電圧は上 30 記電池から供給されてなることを特徴とする請求項1か ら請求項5までのいずれかに記載の半導体集積回路。

# 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は低消費電力型半導体集積 回路に関し、特に電池で動作するとともにMOSトラン ジスタを用いたマイクロプロセッサなどの情報処理装置 に関する。

#### [0002]

【従来の技術】従来より、基板バイアスを印加した半導 40 体回路の例としては、昭和62年2月10日培風館より 発行の「超高速MOSデバイス」第259頁乃至第26 1頁(管野卓雄監修)に述べられているものがある。

【0003】従来の一般的な基板バイアスの印加は、こ の従来例のように、pn接合容量を低減することにより 高速化することを目的としている。一方、基板バイアス の印加時にはnチャネルMOSFETのしきい値が上昇 して0.6~1.0 V程度の実用的な値になるように設計 されている。この例によれば基板バイアスの値が高いほ て高速化をすることができる。

【0004】一方、CMOS型回路を用いたプロセッサ の低消費電力化について対策した例として、特開昭56-42827 号公報に述べられているように、プログラム命令 によりCPU部分および動作しない回路へのクロック供 給を停止して待機モードに入り、消費電力を抑えようと するものがある。CMOS型回路ではクロックを停止し て全てのスイッチングを停止すれば、消費電力はMOS トランジスタのサブスレッショルド電流によるリーク電 流のみとなるので、待機モード時の消費電流を動作時よ りも3桁以上低減させることができる。

#### [0005]

【発明が解決しようとする課題】現状のしきい値(0.5 V程度)のMOS型トランジスタを用いたマイクロプロ セッサでも5Vの電源電圧を用いれば高速で動作させる ことが可能であり、従来のように基板バイアスの印加に よるpn接合容量の低減により高速化も可能であった。 しかし、低消費電力の観点からは、消費電力が電源電圧 の2乗に比例するため電源電圧を5 V以下に下げる必要 に供給することを特徴とする請求項2記載の半導体集積 20 がある。特に電池動作の場合には1V程度の低電圧化が 必要となる。また、MOSトランジスタの微細化が進む につれて素子耐圧も低下するため、電源電圧を下げる必 要がでてきている。

> 【0006】一方、CMOS回路の遅延時間は負荷容量 の電荷をドレイン電流で充放電する時間であり、電源電 圧/(電源電圧-しきい値)2乗に比例する。従って、し きい値が無視できるような高い電源電圧では遅延時間は 電源電圧に反比例するが、しきい値が無視できなくなる 低電圧では電源電圧の低下に伴って遅延時間が急激に増 加する。このような低電圧の動作時には基板パイアスを 印加するとしきい値が上昇するため、かえって動作速度 が低下してしまう問題がある。従って、低電圧動作時に は基本的に基板バイアスを印加せず、MOSトランジス タのしきい値を低く保たなければならない。

【0007】一方、しきい値電圧を低下させることは、 MOSトランジスタのサブスレッショルド電流によるリ ーク電流の増加につながると言う別の問題を生じる。 こ のリーク電流は、室温においてしきい値を0.1 V 低下 させるごとに約47倍と指数関数で増加する。たとえば 0.5 Vから0.3 Vまでしきい値を低下させるとリーク 電流は約2200倍となる。数十万素子規模のマイクロ プロセッサの場合、動作時の電流と比較するとこのリー ク電流は1割以下でありあまり消費電力は増加しない。 しかしながら、従来例のようにクロックのみを停止する 待機モード時の消費電流はまさにこのリーク電流による ものなので、0.5Vから0.3Vまでしきい値を低下さ せるとリーク電流は直接2200倍になる。従ってしき い値電圧を低下した場合は、クロックを止めるだけでは 消費電流の低減は十分でなく、待機モード時の電池バッ どドレインの空乏層が広がり、pn接合の容量が減少し 50 クアップ時間が著しく短縮されると言う問題が生ずる。

3

【0008】本発明は上述の如き本発明者等による検討 結果を基礎としてなされたものであり、その目的とする ところは動作時は低電源電圧でも高速な動作が可能であ り、かつ待機モード時にはリーク電流による消費電力が 少ない情報処理装置を提供することである。

#### [0009]

【課題を解決するための手段】前記の問題点は、スイッ チング動作をしない待機モード時にもMOSトランジス タのしきい値が低いことが原因である。

電源電圧でも高速動作を可能にし、待機モード時にはし きい値を高くしてリーク電流を低減できれば、低電源電 圧による動作時の高速動作性と特機モード時の低消費電 力性との両立が可能である。そのため、MOSトランジ スタそのもののしきい値は低く設定し、待機モード時に は基板バイアスを印加することによりしきい値を上昇さ せる。

【0011】尚、この時の基板バイアスはしきい値の上 昇によるリーク電流の低減量が基板バイアス回路の消費 言うまでもない。

#### [0012]

【作用】動作時はしきい値が低いので低電圧でも高速動 作が可能になり、一方、待機モード時にはしきい値電圧 が高くなるのでリーク電流を大幅に減少させることがで

## [0013]

【実施例】以下、本発明の実施例を図面を参照して詳細 に説明する。

【0014】図1は本発明の代表的な実施例であり、そ 30 の基本的な概念を説明する。まず、低電源電圧での高速 動作を保つために、MOSトランジスタ (MN, MP) のしきい値は低く設定されている。一方、キーボード入 力が一定時間以上無い場合や、最低消費電力の状態が一 定時間以上続いた場合を判定して、プログラム命令ある いは外部の制御信号によって待機モードに入る。

【0015】待機モードではクロック制御回路3により MPU (マイクロプロセッサ・ユニット) 1に供給する クロックCkmを停止し、同時に動作モード切替信号A により基板バイアス回路2-1,2-2を作動させて、 NMOSトランジスタ(MN)には負の基板パイアスVB n, PMOSトランジスタ (MP) には電源よりも正の 基板バイアスVBpを印加する。基板バイアスを印加す ることによりMOSトランジスタのしきい値は上昇し、 リーク電流はしきい値上昇分の指数関数で減少する。す なわち、基板バイアスを印加すると、サブスレッショル ド特性が改善されてリーク電流が減少する。素子数の多 いマイクロプロセッサであるほどリーク電流の低減量は 大きく、基板バイアス回路2-1,2-2の消費電流以 上の値となる。以上の作用により、低電圧での高速動作 50 ることができる。

が可能で待機モード時には低消費電力の少ない情報処理 装置が可能になる。

【0016】次に図1の実施例を図面を参照して詳細に 説明する。図1に示すように、MPU1、基板バイアス回路 2-1, 2-2, クロック制御回路3等が1チップ上に 集稽化されることにより、マイクロプロセッサが構成さ れている。MPU1は同業者に周知のように、命令フェ ッチユニット、命令デコーダ、命令実行部等から構成さ れている。MPU1はCMOS回路で構成され、NMO 【0010】従って、動作時にはしきい値を低くして低 10 Sトランジスタのしきい値は0.3V, PMOSトラン ジスタのしきい値は-0.3 Vに設定して、電源電圧Vc cが1 Vの低電圧でも高速な動作を可能にしている。 尚、マイクロプロセッサのチップの電源電圧Vccの供給 端子は電池(図示せず)に接続されており、電源電圧V ccは電池から供給されている。また、基板バイアス印加 のために、MPU1のNMOSとPMOSの各基板(ま たはウェル領域)には端子が出ている。

【0017】プログラム命令あるいは外部信号に応答し た動作モード切換信号AがNMOS、PMOS用の基板 電流よりも大きくなるように設定する必要があることは 20 バイアス回路2-1,2-2が印加され、基板バイアス VBp、VBnのレベルを制御する。モードの切替は、 キーボードからの入力の有無や、消費電流の大小などの 条件で行うことが出来る。クロック制御回路3を動作モ ード切換信号Aと周波数切換信号Bで制御することによ り、MPU1に供給されるクロックのオン・オフおよび 周波数が制御される。

> 【0018】通常動作モード、低消費電力モード、待機 モードの各動作モードにおけるクロックと基板バイアス の変化を、図2に示す。

- 【0019】通常動作モードでは16MHzの高速クロ ックが供給され、基板バイアスは印加されない。従って N, Pの各チャネルMOSトランジスタのしきい値の絶 対値は0.3V のままであるので、1Vの低電源電圧V ccでも高速動作が可能である。一方、しきい値が低いの でサブスレッショルド電流による定常的なリーク電流は 流れているが、10万ゲートのマイクロプロセッサの場 合、定常的なリーク電流による消費電流はスイッチング 動作による消費電流の1/10以下なので動作時の消費 **電流はあまり変化しない。**
- 【0020】低消費電力モードではスイッチングによる 40 消費電力を抑えるため、クロック制御回路3は周波数切 換信号Bに応答して、クロック周波数は2分周の8MH zに低下する。基板バイアス回路2-1,2-2により -0.5V のNMOS用基板パイアスVBnと+1.5 V のPMOS用基板バイアスVBpを印加してMOS トランジスタのしきい値を絶対値で0.5V 程度まで上 昇させる。動作速度が遅いのでしきい値を上げても動作 上問題が無い。 この低消費電力モードによりスイッチン グ電流は1/2、リーク電流は約1/2200に低減す

【0021】待機モードでは動作を行わないため、クロ ックを停止させる。クロックを停止すれば、スイッチン グ動作は一切停止する。また、絶対値で上昇されたしき い値を得るため、同様に基板バイアスVBn,VBpを 印加する。従って、CMOS回路の消費電流は高いしき い値に対応する極めて微小のサブスレッショルド電流に よるリーク電流のみになる。基板バイアス印加によりし きい値の絶対値がO.5V程度に上昇しているので、リ ーク電流は動作時の約1/2200に抑えることができ る.

【0022】次に、基板バイアス回路2-1. 2 - 2の実施例を、図3に示す。動作モード切換信号が1にな ると基板バイアス回路にクロック信号が供給され動作が 開始する。チャージボンピング回路を用いて、NMOS 用に負電圧、PMOS用に電源電圧より高い電圧を発生 させている。電源電圧Vccが1Vの場合NMOS用に-0.5 V程度、PMOS用に+1.5 V程度のバイアス電 **圧VBn,VBpが発生できる.このクロック信号は時** 計、マイクロプロセッサなどのために常時動作させる基 本クロックを用いるので、新たな発振回路は不必要であ 20 り、基板バイアス印加のための消費電流は100μA程 度である。本実施例では、単一電源を基本に考え基板バ イアス回路を設けたが、電池動作の場合には基板バイア ス専用の電池を設けても良い。

【0023】次に、クロック制御回路3の実施例を図4 に示す。基本クロック信号は動作モード切換信号AがO のときにクロック制御回路3を通してクロック出力CK mとしてMPU1に供給される。待機モード時には動作 モード切替信号が1となり、クロック出力はMPU1に 供給されない。クロック入力の一方はTフリップフロッ 30 プによる分周回路に入り、他方は素通りしてクロック周 波数切換回路に入る。クロック周波数切換信号Bが1の ときには高速のクロックがそのままMPU1に供給さ れ、クロック周波数切換信号BがOのときには1/2に 分周された低消費電力モード用の低速クロックが供給さ ns.

【0024】CMOSトランジスタに基板パイアスを印 加するための素子構造の実施例を図5に示す。通常のC MOS構造でも基板を接地せずにバイアスを印加するこ とは可能であるが、パッケージングが複雑になったり、 ノイズ等を拾いやすい問題がある。P型半導体基板1を 接地した状態でN、P両チャネルMOSトランジスタに 基板バイアスVBn、VBpを加えるために、Nチャネ ルMOSの基板pウェル3は基板1からPチャネルMO Sの基板 nエピタキシャル層 2により絶縁されている。 pウェル3には基板バイアス端子5-1を通してNMO S基板バイアスVBnとして負の電圧が、nエピタキシ ャル層2には基板バイアス端子5-2を通してPMOS 基板バイアスVBpとして正の電圧が印加されるが、全 てのバイアス関係はpn接合の逆バイアスなのでお互い 50 ート電圧がOVの時のドレイン電流である。しきい値を

に絶縁される。

【0025】低電源電圧では発生できる基板バイアス電 圧も低いため、デバイス構造を工夫している。Nチャネ ルMOSのゲート電極直下のp形高濃度領域7およびP チャネルMOSのゲート電極直下のn形高濃度領域8は それぞれチャネル反転層形成時の表面空乏層の厚さより も深い位置に設けている。従って、基板バイアスが印加 されないときにはしきい値に影響を与えない。基板バイ アスを印加すると空乏層は高濃度領域7、8に広がり、 10 実効的な基板濃度が高いためしきい値は基板バイアスに より大きく変化する。基板バイアスとしきい値の変化量 を図6に示す。p形ウェル3の表面濃度は5×1016/ cm3 、p形高濃度領域7の濃度は3×1 017/cm3 にし てある。 p 形高濃度領域7が無い場合は基板定数が小さ いために基板バイアスを印加してもしきい値の変化は少 なく、低電源電圧ではしきい値の制御幅が小さすぎる。 p形高濃度領域7を設けることにより、基板定数が2倍 以上になってしきい値を大きく制御することができる。 基板バイアス0.5V の印加により、しきい値を約0. 2V 上昇させることができる。

6

【0026】次に本発明の他の実施例として、クロック 周波数により自動的に基板バイアスを切り換える基本構 成を図7に示す。クロック信号の周波数の変化を基板バ イアス制御回路2-0が検出して基板パイアス回路2-1.2-2から発生される基板バイアスVBn, VBp の値を切り換える。これによりクロック信号のみで、基 板バイアスの通常モード、低消費電力モード、待機モー ドの切換ができる。

【0027】基板バイアス制御回路2-0の実施例を図 8に示す。クロック信号からチャージボンプ回路により 電圧Vc を発生させる。Vc の値はクロックの周波数に 比例し、結合容量Ccおよび負荷抵抗Rbによって調整 することができる。クロック周波数が高周波の時にはV c の値が高くMOSトランジスタMN1が同通してa点 の信号はローレベルとなるため、リングオシレータは発 振せず基板バイアスVBn, VBpは印加されない。次 にクロック周波数が低周波の時には、Vc 値が低くMN 1が同通しないため、a点はハイレベルになり、リング オシレータが発振して基板バイアスVBn、VBpが印 40 加される。もちろんクロック信号が停止したときにはa 点がハイになり、基板バイアスVBn, VBpが印加さ れる。本実施例では基板バイアス発生用にリングオシレ ータを発振させるため、待機モード時の消費電力が30 OμA程度と大きくなるが、リーク電流の低減量の方が 大きいので効果はある。また、クロック周波数により自 動的に基板バイアスVBn,VBPが変化するので、特 定の命令や制御信号を設ける必要が無い。

【0028】図9は、MOSトランジスタのドレイン電 流特性のしきい値による変化を示す。リーク電流とはゲ

0.3Vから0.5V に上昇させると、リーク電流は44 n Aから約2200分の1に低下する。しきい値電圧が0.3V でリーク電流が44 n AのMOSトランジスタでマイクロプロセッサを構成することを考えると、マイクロプロセッサのゲート数が約10万ゲートの場合、そのリーク電流はマイクロプロセッサ全体では4.4 m Aに達する。基板バイアスを0.5V印加すると、しきい値は0.5V まで上昇し、リーク電流はもともとのしきい値が0.5V のトランジスタとほぼ同じ20p A程度まで減少する。一方、基板バイアス回路の消費電流が100μA程度あるので、総合で102μAの消費電流が100μA程度あるので、総合で102μAの消費電流となる。図10は、マイクロプロセッサの最大動作周波数と消費電流に関して、しきい値0.5Vおよび0.3Vの従来例と本実施例の比較をまとめて示したものである。【0029】

【発明の効果】本発明によれば、しきい値電圧を低く設定できるので低電源電圧でも高速動作が可能であり、低速動作時や特機モード時には基板バイアスを印加してしきい値電圧を上昇させるので消費電力を小さく抑えることができる。

## 【図面の簡単な説明】

【図1】本発明の一実施例による半導体集積回路のブロック図を示す。

【図2】図1の半導体集積回路の各モードにおける各部

の波形変化を示す。

【図3】図1の半導体集積回路の基板バイアス回路の実施例を示す。

8

【図4】図1の半導体集積回路のクロック制御回路の実施例を示す。

【図5】図1の半導体集積回路のCMOS構造の断面図を示す

【図6】MOSトランジスタの基板バイアスとしきい値 電圧の関係を示す。

まで減少する。一方、基板バイアス回路の消費電流が1 10 【図7】本発明の他の実施例による半導体集積回路のブロロルA程度あるので、総合で102μAの消費電流と ロック図を示す。


【図8】図7の基板バイアス制御回路と基板バイアス回路の実施例を示す。


【図9】NチャネルMOSトランジスタとしきい値電圧 とリーク電流の関係を示す。

【図10】マイクロプロセッサの最大動作周波数と消費 電流に関して、従来と本発明とを比較し、まとめて示し たものである。

#### 【符号の説明】


20 VBn···NチャネルMOS用基板バイアス、VBp···P チャネルMOS用基板バイアス、CKm···マイクロプロ セッサ用クロック信号、CKb···基板バイアス発生用ク ロック信号。





【図7】

# 図 7



# フロントページの続き

(51) Int. Cl. 6

識別配号

FΙ

HO1L 21/8238

27/092

HO3K 19/094

(72)発明者 関 浩一

東京都国分寺市東恋ケ窪1丁目280番地株 式会社日立製作所中央研究所内